Dalam beberapa tahun terakhir, sistem pengawasan video digital telah digunakan secara meluas di berbagai bidang seperti bank, lebuh raya, dan bangunan. Dalam sistem pengawasan video digital, teknologi OSD (On Screen Display) adalah bahagian yang sangat diperlukan. OSD menyediakan pengguna dengan antara muka mesin-mesin yang mesra, yang membolehkan pengguna memperoleh lebih banyak maklumat tambahan.
1. Komposisi sistem
Sistem yang diperkenalkan dalam artikel ini adalah sistem pengawasan video lengkap berdasarkan TI DSP TMS320DM6? 3 dan FPGA. Ini menyokong 1 saluran input video dan 1 saluran output video, dan juga menyediakan antara muka rangkaian.
Input video direalisasikan oleh penyahkod video TI yang menjimatkan TVP5150A. TVP5150A dapat merealisasikan pengumpulan dua input video komposit atau satu isyarat video S-video. Daftar dikonfigurasikan melalui I2C, dan isyarat video digital keluaran mengikuti standard ITU656.
Isyarat video digital yang disahkod oleh TVP5150A dihantar ke DSP melalui port video 1 DM6? 3, dan pemprosesan video yang diperlukan dilakukan oleh DSP, dan kemudian keluarkan ke peranti jauh oleh antara muka rangkaian. Sebaliknya, selepas DM6? 3 memproses data video yang diterima dari rangkaian, ia dipaparkan dan dikeluarkan oleh SAA7105 melalui port video 2 melalui FPGA.
Bahagian output direalisasikan oleh SAA7105. SAA7105 adalah pengekod video berprestasi tinggi dari Syarikat NXP, yang dapat memberikan output video komposit, output video VGA dan output isyarat video definisi tinggi HDTV. Kawalan SAA7105 juga direalisasikan melalui I2C, dan ia menerima isyarat video digital standard ITU656 komposit.
Bahagian pemprosesan video menggunakan DSP TMS320DM6 TI untuk direalisasikan. Kekerapan utama DM3? 6 boleh mencapai 3MHz, dan terdapat dua port video 600-bit. Port video menyokong antara muka video digital seperti BT.20 dan Y / C. DM656? 6 juga mengintegrasikan MAC rangkaian untuk merealisasikan akses rangkaian.
Kepantasan pembangunan prestasi perkakasan selalu sukar untuk memenuhi keperluan perisian. Dalam aplikasi pemprosesan video yang semakin kompleks, DSP bertanggungjawab untuk tugas pemprosesan video yang kompleks, dan sumber daya menjadi sangat ketat. Oleh itu, dalam reka bentuk sistem ini, FPGA digunakan untuk merealisasikan reka bentuk OSD, yang dapat mengurangkan beban DSP.
Bahagian pelaksanaan OSD menggunakan Xilinx's XC3S250E. XC3S250E adalah siri Xilinx SPARTAN-3E FPGA dengan 250,000 pintu logik.
2. Pelaksanaan OSD
SAA7105 tidak dapat merealisasikan fungsi OSD, tetapi disedari oleh XC3S250E. Cip kawalan utama DM6? 3 hanya perlu memberitahu FPGA mengenai isi dan kedudukan yang akan ditampilkan, dan pekerjaan tertentu dilakukan oleh FPGA. Gambarajah blok logik OSD ditunjukkan seperti dalam Gambar 2.
OSD FPGA menerima data OSD dan arahan kawalan dari DSP DM6 3 melalui EMIFA, menerima data video melalui port video DSP 1, dan meletakkan maklumat OSD pada data video, dan mengeluarkannya ke pengekod video SAA7105. Modul fungsional OSD dijelaskan seperti berikut.
Port data modul penyahkodan alamat dihubungkan dengan data rendah 32-bit EMIFA DSP DM6 3, dan menerima data dan maklumat kawalan yang dihantar oleh DM6 3. Data dan maklumat kawalan ini adalah data 32-bit asli yang dihantar oleh DM6 3. Modul penyahkodan alamat memasukkan data OSD yang diterima, seperti kandungan OSD, ke dalam FIFO dalaman FPGA dalam format data 32-bit. Maklumat kawalan digunakan terutamanya untuk mengawal OSD melalui satu set daftar kawalan.
Terdapat juga modul antara muka video yang disambungkan secara langsung ke DSP. Modul antara muka video disambungkan ke port video 2 DSP, dan menyimpan data dan maklumat kawalan dari port video DSP. Maklumat kawalan ini dihantar terus ke modul kawalan berbilang saluran OSD, dan maklumat kawalan juga secara langsung mengawal penyahkod video SAA7105.
Logik kawalan OSD mengeluarkan maklumat kawalan yang diperoleh dari kumpulan daftar kawalan ke setiap modul fungsi OSD untuk mewujudkan kawalan OSD. Kumpulan daftar terutamanya dibahagikan kepada dua bahagian: satu adalah kumpulan daftar tak segerak, yang menghantar maklumat kawalan seperti menetapkan semula, mengaktifkan OSD dan memilih lebar data ke OSD; yang lain adalah kumpulan daftar segerak, yang terutama mengawal maklumat kedudukan OSD.
Modul penyahkodan OSD mengeluarkan data yang akan ditampilkan dari FIFO sesuai dengan maklumat kawalan logik kawalan, dan mengeluarkannya ke modul OSD CLUT selaras dengan data video. Data yang diperoleh dari FIFO adalah data 32-bit DSP yang asli, dan data yang diperlukan oleh modul OSD CLUT adalah 8/16-bit, jadi modul pembongkaran OSD perlu membongkar data 32-bit mengikut frekuensi port video. Data 32-bit dihantar ke modul OSD CLUT dengan lebar 8/16.
Fungsi lain dari modul FIFO adalah untuk memindahkan maklumat status FIFO ke modul penjana acara DMA, seperti FIFO penuh atau FIFO kosong. Penjana acara DMA memantau peristiwa ini, dan jika ia berlaku, ia dihantar ke DM6? 3 dalam mod gangguan untuk mencapai operasi membaca dan menulis yang betul ke FIFO.
Modul OSD CLUT mencari nilai yang sesuai dari YCbCr untuk data setiap piksel yang diterima dari modul pembongkaran OSD, dan mengawal urutan output data OSD CLUT ini. Hubungan penukaran ini dihantar oleh DSP melalui port data 24-bit. Data modul OSD CLUT dikeluarkan terus ke modul pengawal berbilang saluran OSD.
Modul kawalan pelbagai saluran OSD menentukan data video output mengikut bit kawalan Alpha yang diterima dari modul OSD CLUT. Sekiranya maklumat OSD semasa, iaitu bit kawalan Alpha adalah sah, ia mengeluarkan data OSD ke modul penukaran data. Jika tidak, keluarkan data video asal yang diterima dari modul antara muka video untuk merealisasikan fungsi OSD.
Output data oleh pengawal multi-saluran OSD tidak langsung dikirim ke penyahkod video, tetapi melalui modul penukaran data, sesuai dengan keadaan aplikasi tertentu, penukaran format data yang diperlukan dilakukan. Ini dapat dilihat dari waktu antara muka SAA7105 bahawa ketika SAA7105 dikonfigurasi untuk output video komposit, data yang diperlukan adalah data tepi jam tunggal. Pada masa ini, modul penukaran data tidak berfungsi, dan data yang diterima dari modul kawalan multi-saluran OSD dihantar dengan utuh. Untuk SAA7105; jika SAA7105 dikonfigurasi dalam mod output VGA atau HDTV, data tepi jam dua diperlukan. Pada masa ini, modul penukaran data menukar data tepi jam tunggal yang diterima dari pengawal OSD menjadi data tepi jam dua dan mengeluarkannya ke penyahkod video SAA7105.
Ini dapat dilihat bahawa FPGA telah menyelesaikan semua kerja OSD. Sekiranya anda ingin memaparkan kandungan OSD, DM6? 3 hanya perlu menghantar arahan kawalan ke FPGA melalui port EMFIA. Petunjuk ini, tentu saja, merangkumi kandungan dan maklumat lokasi OSD.
3. Kawalan OSD
Reka bentuk OSD yang dilaksanakan oleh XC3S250E melakukan paparan OSD berdasarkan lokasi dan maklumat kandungan OSD yang diterima, tanpa sekatan pada kandungan yang dipaparkan oleh OSD, yang sangat fleksibel dan mudah digunakan. Berikut ini menunjukkan paparan watak Cina OSD sebagai contoh untuk menggambarkan operasi kawalan OSD.
Untuk memaparkan aksara Cina dengan betul, input dalaman watak Cina mesti ditukar menjadi kod lokasi yang sesuai. Untuk fungsi ini, kami menggunakan fungsi Uint32 Code_Converse (char unsigned * CodeNPointer), yang masukannya adalah penunjuk, menunjuk pada watak Cina yang akan ditukar. Nilai kembali adalah kod lokasi yang sesuai dengan watak Cina. Paparan OSD direalisasikan oleh fungsi OSDHZ? Isplay:
batal OSDHZ_ Paparan {
Uint8 * pFrame
Padang Uint32
OSDUTIL_Point * loc
Uint32 CodeQ
Fon OSDHZ? Ont *
Uint8 fgWarna
Uint8 bgWarna
}
Antaranya, Uint8 * pFrame adalah Buffer buffer untuk output OSD; Uint32 pitch adalah nilai piksel yang dipaparkan di setiap baris; OSDUTIL_Point * loc adalah kedudukan paparan watak pertama; Uint32 CodeQ adalah kod kawasan untuk memaparkan aksara Cina; Fon OSDHZ? Ont * adalah fon yang digunakan untuk memaparkan aksara Cina; Uint8 fgColor memaparkan warna latar depan watak Cina; Uint8 bgColor memaparkan warna latar watak Cina.
Oleh itu, jika anda perlu memaparkan watak Cina, anda hanya perlu menukar aksara Cina ke sistem kod yang diperlukan, dan kemudian mengeluarkan kod kawasan yang ditukar ke OSD FPGA. Sudah tentu, untuk memaparkan watak Cina, perpustakaan watak Cina sangat diperlukan.
produk kami yang lain:
