Dalam beberapa tahun terakhir, dengan perkembangan komputer, jaringan digital, dan teknologi televisyen yang pesat, permintaan masyarakat terhadap gambar televisyen berkualiti tinggi terus meningkat, dan industri radio dan televisyen negara saya telah mengalami perkembangan dan perkembangan yang pesat. Penyiaran satelit TV digital, yang dilancarkan empat tahun lalu, kini telah membentuk skala yang cukup besar. Rakaman video digital, kesan khas digital, sistem penyuntingan tidak linier, studio maya, kenderaan siaran digital, susunan cakera keras rangkaian, dan sistem main balik digital robot telah berturut-turut memasuki stesen TV CCTV dan wilayah dan bandar. SDTV / HDTV TV digital definisi tinggi standard telah disenaraikan sebagai projek industri penyelidikan saintifik utama, dan siaran perintis telah dilakukan di Menara Radio dan Televisi Pusat. Pada masa ini, pengeluaran program televisyen digital dan penyiaran terestrial televisyen digital saya telah dipromosikan secara intensif, dan "Rancangan Lima Tahun Kesebelas" akan menjadi tempoh persiapan untuk peralihan keseluruhan televisyen digital negara saya, dan tahap penting peralihan sistem penyiaran dan televisyen dari analog ke digital.
Reka bentuk ini dirancang untuk mengatasi tren ini dan untuk memenuhi permintaan pasaran yang besar untuk peralatan transmisi optik isyarat video ASI / SDI berbilang saluran. Ia adalah peralatan transmisi optik yang menggunakan teknologi multiplexing pembahagian masa untuk menghantar dua isyarat video digital ASI / SDI secara serentak dalam gentian optik. Reka bentuk ini dapat meletakkan asas yang kuat untuk pengembangan peralatan transmisi optik isyarat digital tak segerak berkelajuan tinggi pada masa akan datang.
1. Pelan pelaksanaan sistem
Isyarat bersiri ASI / SDI dibentuk semula oleh rangkaian pemerataan dan ditukar menjadi satu set isyarat pembezaan; kemudian jam dalam isyarat diekstrak melalui litar pemulihan jam untuk digunakan dalam penyahkodan dan penyegerakan isyarat seterusnya; setelah melalui litar penyahkodan, isyarat berkelajuan tinggi bersiri diubah menjadi isyarat berkelajuan rendah selari untuk mempersiapkan proses multiplexing elektrik seterusnya; akhirnya, isyarat tak segerak disegerakkan dengan jam multiplexing elektrik tempatan melalui penyesuaian litar FIFO, sehingga menyedari multiplexing elektrik tempatan; Ia kemudian dihantar ke hujung penerima melalui penukaran elektrik / optik modul optik. Setelah menerima isyarat, hujung penerima melewati rangkaian litar penukaran terbalik untuk mengembalikan isyarat bersiri ASI / SDI yang asal untuk menyelesaikan keseluruhan proses penghantaran.
Dalam reka bentuk ini, teknologi multiplexing elektrik isyarat ASI / SDI adalah kunci kepada keseluruhan pautan teknikal. Kerana kadar isyarat ASI / SDI yang diperlukan untuk multiplexing kuasa dalam projek ini sangat tinggi, kadar standard mencapai 270Mbit / s, dan bukan multiplexing isyarat homolog, sukar dan tidak ekonomik untuk mengalikan sinyal secara langsung, dan ia perlu dipulihkan dahulu. Jam setiap isyarat menukar isyarat bersiri berkelajuan tinggi menjadi isyarat selari berkelajuan rendah, dan kemudian menyesuaikan kadar jam setiap isyarat melalui litar cip FIFO untuk mencapai penyegerakan dengan jam tempatan, dan kemudian melipatgandakan dua isyarat elektrik melalui cip yang dapat diprogramkan, Dan kemudian menyedari transmisi multiplex pembahagian masa. Hanya selepas siri prosedur pemprosesan isyarat ini, proses demultiplexing yang lancar dapat dilaksanakan pada bahagian penerima, yang juga merupakan titik teknikal utama reka bentuk.
Selain itu, penguncian multiplexing elektrik juga menjadi masalah. Semakin banyak saluran isyarat, semakin tinggi kelajuan, semakin sukar untuk dikunci, dan semakin tinggi keperluan teknikal untuk susun atur papan PCB. Masalah ini dapat diselesaikan dengan baik melalui pelbagai rawatan seperti penempatan pelbagai komponen yang wajar dan penyaringan kekacauan saintifik.
2. Litar perkakasan
Dalam reka bentuk ini, penggunaan utama adalah chipset video digital terbaru yang kuat dan stabil dari National Semiconductor. Cip penukaran penyahkodan dan siri / selari adalah CLC011; cip penukaran pengekodan dan selari / bersiri adalah CLC020; cip pemulihan jam adalah LMH0046; cip penyamaan kabel adaptif ialah CLC014; cip CPLD adalah LC4256V dari LATTICE; cip FIFO adalah IDT72V2105 dari IDT.
Bahagian pemerataan dari proses pemprosesan litar ditunjukkan pada Gambar 2. Dapat dilihat dari Gambar 2 bahawa isyarat bersiri ASI / SDI input tunggal dibentuk semula setelah melalui litar pemerataan dan diubah menjadi satu set isyarat pembezaan, yaitu bersedia untuk proses pemulihan jam seterusnya. Setelah melewati rangkaian pemerataan, kualiti isyarat bertambah baik, dan bentuk gelombang isyarat input dan output dibandingkan seperti yang ditunjukkan pada Gambar 3.
Gambar 2 Mengimbangkan bahagian proses pemprosesan litar
Rajah 3 Perbandingan gelombang litar penyamaan
Bahagian pemulihan jam dari proses pemprosesan litar ditunjukkan pada Gambar 4. Dapat dilihat dari Gambar 4 bahawa mod kerja cip diset dengan betul, jam 27M disediakan secara tempatan untuk cip pemulihan jam untuk digunakan, tinggi seimbang -Sinyal pembezaan laju adalah input ke cip, dan isyarat bersiri pulih setelah cip diproses Isyarat jam di dalamnya digunakan oleh bahagian penyahkodan litar berikut. Pada masa yang sama, cip juga dapat menyokong pemulihan jam untuk isyarat definisi tinggi.
Gambar 4 Bahagian pemulihan jam dari proses pemprosesan litar
Proses penyahkodan bahagian litar ditunjukkan pada Gambar 5. Dapat dilihat dari Gambar 5 bahawa jam bersiri dan data bersiri yang dipulihkan oleh cip pemulihan jam dimasukkan ke cip penyahkodan, setelah penukaran siri / selari, 10-bit data selari dan jam selari 27M dikeluarkan untuk menyediakan jam untuk litar FIFO berikut Laraskan penggunaan. Gambarajah masa bagi isyarat dalam setiap mod kerja ditunjukkan dalam Rajah 6.
Rajah 5 Bahagian penyahkodan proses pemprosesan litar
Rajah 6 Rajah masa isyarat bagi setiap mod
Bahagian FIFO dari proses pemprosesan litar ditunjukkan dalam Rajah 7. Antaranya, jam baca menggunakan jam selari 27M yang dipulihkan oleh litar pengekodan, dan jam tulis menggunakan jam 27M tempatan. Isyarat selari 10-bit yang melalui FIFO diselaraskan dengan jam tempatan melalui penyesuaian untuk mempersiapkan input seterusnya ke CPLD untuk multiplexing elektrik. Prosedur multiplexing elektrik CPLD adalah seperti berikut, di antaranya 2BP-S adalah prosedur multiplexing, dan 2BS-P adalah prosedur demultiplexing.
Rajah 7 FIFO bahagian proses pemprosesan litar
SKEMATIK Senibina 2BP-S adalah
TANDATANGAN gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Isyarat N_25: std_logic;
Isyarat N_12: std_logic;
Isyarat N_13: std_logic;
Isyarat N_15: std_logic;
Isyarat N_16: std_logic;
Isyarat N_17: std_logic;
Isyarat N_21: std_logic;
Isyarat N_22: std_logic;
Isyarat N_23: std_logic;
Isyarat N_24: std_logic;
Memulakan
I30: Peta Pelabuhan G_D (CLK => N_25, D => N_13, Q => N_22);
I29: Peta Pelabuhan G_D (CLK => N_25, D => N_16, Q => N_23);
I34: Peta Pelabuhan G_OUTPUT (I => N_22, O => Q0);
I33: Peta Pelabuhan G_OUTPUT (I => N_23, O => Q1);
I2: Peta Pelabuhan G_INPUT (I => CLK, O => N_25);
I7: Peta Pelabuhan G_INPUT (I => A, O => N_12);
I8: Peta Pelabuhan G_INPUT (I => LD, O => N_21);
I6: Peta Pelabuhan G_INPUT (I => B, O => N_15);
I12: Peta Pelabuhan G_2OR (A => N_17, B => N_24, Y => N_16);
I16: Peta Pelabuhan G_2AND1 (AN => N_21, B => N_22, Y => N_24);
I21: Peta Pelabuhan G_2AND (A => N_21, B => N_12, Y => N_13);
I20: Peta Pelabuhan G_2AND (A => N_21, B => N_15, Y => N_17);
SKIMATIK Tamat;
SKEMATIK Senibina 2BS-P adalah
TANDATANGAN gnd: std_logic: = '0';
SIGNAL vcc: std_logic: = '1';
Isyarat N_5: std_logic;
Isyarat N_1: std_logic;
Isyarat N_3: std_logic;
Isyarat N_4: std_logic;
Memulakan
I8: Peta Pelabuhan G_OUTPUT (I => N_4, O => Q0);
I1: Peta Pelabuhan G_OUTPUT (I => N_5, O => Q1);
I2: Peta Pelabuhan G_INPUT (I => CLK, O => N_3);
I3: Peta Pelabuhan G_INPUT (I => SIN, O => N_1);
I7: Peta Pelabuhan G_D (CLK => N_3, D => N_4, Q => N_5);
I4: Peta Pelabuhan G_D (CLK => N_3, D => N_1, Q => N_4);
SKIMATIK Tamat;
Bahagian pengekodan dari proses pemprosesan litar ditunjukkan pada Gambar 8. Setelah menerima data, modul optik penerima mendapatkan kembali data selari dan jam segerak melalui program demultiplexing CPLD, dan kemudian mendapatkan semula isyarat bersiri berkelajuan tinggi yang asli melalui litar cip pengekodan, yang akhirnya dihasilkan oleh peranti transmisi setelah didorong oleh cip pemacu kabel. Selesaikan keseluruhan proses pemindahan. Antaranya, urutan isyarat bahagian litar pengekodan ditunjukkan dalam Rajah 9.
Rajah 8 Kod bahagian proses pemprosesan litar
Rajah 9 Gambarajah pemasaan isyarat litar pengekodan
3. ucapan penutup
Reka bentuk peralatan transmisi optik elektrik multiplexing isyarat ASI / SDI berasaskan CPLD menggunakan teknologi multiplexing / demultiplexing elektrik isyarat ASI / SDI terkini, yang dapat merealisasikan transmisi multiplexing pembahagian masa dua isyarat, menggantikan multiplexing pembahagian gelombang sebelumnya Teknologi - mod penghantaran isyarat tidak segerak berbilang saluran sangat menjimatkan kos pengeluaran dan meningkatkan daya saing pasaran produk.
produk kami yang lain:
