Semasa merancang dengan penukar analog-ke-digital (ADC), mudah untuk keliru mempercayai bahawa mengurangkan isyarat input untuk memenuhi julat skala penuh ADC akan menyebabkan penurunan nisbah isyarat-ke-kebisingan (SNR) yang ketara ).
Pereka sistem yang perlu menangani perubahan voltan lebar sangat mengambil berat tentang perkara ini. Di samping itu, berbanding dengan ADC yang dikuasakan oleh voltan yang lebih tinggi, ADC yang dikuasakan oleh voltan rendah (5V atau lebih rendah) lebih pelbagai.
Bekalan voltan yang lebih tinggi biasanya membawa kepada penggunaan kuasa yang lebih besar dan susun atur papan litar yang lebih rumit (contohnya, lebih banyak kapasitor pemutusan diperlukan).
Banyak isyarat yang dihasilkan oleh sensor atau sistem adalah isyarat voltan tinggi bipolar (seperti isyarat ± 10V yang banyak digunakan). Walau bagaimanapun, terdapat banyak cara mudah untuk menyampaikan isyarat ini melalui ADC; pelbagai penyelesaian ADC voltan tinggi bersepadu juga boleh digunakan: ia dapat menangani isyarat input skala penuh ini tanpa mengorbankan SNR. Penyelesaian ini memerlukan voltan bekalan yang sangat tinggi untuk memenuhi keperluan julat input, dan penggunaan kuasa mereka juga cukup besar (Gambar 1). ADC voltan tinggi ini juga mempersempit pemilihan penyelesaian penyahkodan isyarat (op amp). Sekiranya isyarat perlu dilipatgandakan dengan kombinasi input voltan tinggi dan rendah, kos sistem akan meningkat dengan ketara (Gambar 2).
Anda juga boleh menggunakan penguat input untuk menskalakan isyarat agar sesuai dengan julat input skala penuh ADC voltan rendah. Litar pengkondisian isyarat ini dapat disambungkan ke input multipleks sehingga semua isyarat dapat sejajar dengan julat ADC (Gambar 3).
Semasa menggunakan penguat untuk penskalaan voltan isyarat, kebisingan dirujuk ke input penguat. Pada masa ini, terdapat dua sumber kebisingan utama: kebisingan rujukan input penguat itu sendiri, dan kebisingan rujukan input pengurangan ADC. Kedua-dua sumber kebisingan ini digabungkan dalam istilah kuadratik. Selain itu, kebisingan penguat juga disaring oleh lebar jalur input ADC dan penapis anti-aliasing antara penguat dan input ADC, lihat Gambar 4.
Gambar 4: Penguat zoom memperkenalkan kebisingan, tetapi kebisingan disaring oleh rangkaian RC dan rangkaian input ADC.
Formula pengiraan SNR sistem (terminal input penguat) adalah:
Di mana: VnADC adalah input RMS dari ADC; VnOPA adalah bunyi rujukan input penguat (X kali rujukan input) = frekuensi kutub tunggal -3dB.
Memandangkan julat skala penuh ADC, kebisingan rujukan input ADC, dan faktor skala penguat, terdapat dua pemboleh ubah yang akan mempengaruhi matlamat pengurangan kehilangan SNR: frekuensi pemotongan penapis dan bunyi rujukan input penguat.
Sekiranya sumber isyarat mempunyai komponen frekuensi rendah, penapis dapat dirancang supaya penguat dapat mentolerir bunyi input yang lebih besar (kebisingan input yang lebih tinggi biasanya berkaitan dengan penggunaan dan biaya daya yang lebih rendah). Sekiranya ADC menghadkan lebar jalur sistem, penguat perlu mempunyai bunyi rujukan input yang cukup rendah untuk mengawal kehilangan SNR dalam julat yang boleh diterima.
Sebagai contoh, diberi isyarat input ± 10V dan ADV jarak skala penuh 5VP-P dengan SNR 92dB, faktor skala (nisbah input ke julat skala penuh) adalah 4. Kebisingan rujukan input ADC di lembaran data adalah RM 44.4 nV. Dengan andaian bahawa frekuensi pemotongan penapis adalah 10kHz dan bunyi rujukan input penguat ialah 10nV / (Hz) 1/2, kehilangan SNR adalah: SNR (kerugian) = 0.035dB.
Sekiranya tidak ada penapis dan lebar jalur ADC dianggap 10MHz, untuk mencapai kehilangan SNR yang sama, bunyi rujukan input yang diperlukan menjadi 0.3nV / (Hz) 1/2. Keperluan ini sangat ketat.
Untuk ADC dengan lebar jalur yang sama 10MHz, jika SNR (loss) = 0.5dB diizinkan, keperluan kebisingan penguat adalah 4nV / (Hz) 1/2, yang relatif mudah dilaksanakan.
Oleh itu, jika diberikan lebar jalur sistem dan kehilangan SNR yang dibenarkan, menambahkan penguat berkadar untuk menukar isyarat voltan tinggi ke ADC voltan rendah dalam julat skala penuh akan menjadi penyelesaian yang dapat dilaksanakan sepenuhnya. Semasa memberi banyak isyarat dengan amplitud ayunan yang berbeza ke ADC voltan rendah multipleks, penyelesaian ini dapat mencapai sistem yang menjimatkan.
produk kami yang lain:
